　HPG-3256N

HPG-3256N	仕様
	試験ピン数	256ピン（最大1024ピンまで可能）
	資料用電源	2台（10V/1A, 0.1V/step）、電流測定可能
	テストレート	100ns～1.3ms
	クロック相数	8相
	リードストローブ	2相(20n～1.3ms)
	スプリットレート	8相
	パターンメモリ	128KW/256KW/512KW x 256ピン
	マッチメモリ	128KW/256KW/512KW x 256ピン
	フェイルメモリ	128KW
	ドライブレベル(Vih/Vil)	4組 Vih:0～10V、Vil: -2～+2V
	ドライブ電流	± 10mA/pin
	入力レベル（Voh/Vol）	2組 Voh/Vol: -1～+7V
	出力抵抗	50Ω
	オープン・ドレインピンの対応	4.7KΩ設定可能（プルアップ/ダウン抵抗）
	波形モード	RZ、NRZ、RZ-NEG-INV
	出力選択	CK1～CK8
	OS	Windows2000/XP

特徴
1.　静止電流IDDQの測定
　　単位ベクターごと、またはフォールトした最終ベクターでのIDDQ測定ができます。
2.　テストプログラムへのコンパイラー
　　汎用テスターで使用するテストプログラムに対し、コンパイラーを製作（有償）します。
3.　期待値照合試験
　　デバイスの出力値と期待値の照合テストが可能。出荷検査にも使用できます。
4.　解折支援としての利用
　　ウェハーレベル、パッケージレベルでエミッション顕微鏡との併用が可能です。

半導体解析装置メニューへ戻る