阪和電子半導体解析装置：デバイスへの静電気耐圧試験およびラッチアップ試験
・ラッチアップ試験器：トランジェントパルス。定電流パルス等による試験が可能
HLT-N9000シリーズ
 HLT-N9000シリーズ |
仕様 |
|
| 試験ピン数 |
128, 256 | |
| Vdd電源 | 2電源標準（3電源以上はオプション） ± 0.1V~±35V | |
| 定電流パルス | 第一レンジ:±0.1mA~±100mA(0.1mA/step) |
|
| 定電圧パルス | ± 1V~± 100V (0.1V/step) | |
| 過電源電圧パルス | ± 0.1V~± 35V (0.1V/step) | |
| 静電パルス | 200PF & 0Ω印加、±1V〜1000V(1V/step) | |
| パルス電圧/電流 | ±1V±100V/1A | |
| 消費電力 | 100V/10A, 50/60Hz | |
| 重量 | 110kg - 約150kg | |
| 装置寸法 | 1240(W) x 1480(H) x 800(D) | |
特徴
JEITA/JEDEC規格に基づく試験が可能です。
1. ラッチアップ検出の確実性
ラッチアップ発生時、電源ピンの電流とパルス印加ピンの電圧をモニターできます。
2. ラッチアップ試験中の破壊判定が可能
ラッチアップ試験で破壊されたピンを。
3. フレンドリーな２ピン間選択
マニュピレータを操作して簡単に2ピン間の位置合わせが出来ます 。
半導体解析装置メニューへ戻る